塊包括FLASH模塊和SDRAM模塊，FLASH用來存儲(chu) 係統啟動代碼和軟件代碼，SDRAM用於(yu) 提供軟件運行時所需的額外存儲(chu) 空間。DSP控製板卡輸出兩(liang) 路模擬量控製兩(liang) 塊振鏡的運動，輸出Q開關(guan) 控製信號以控製激光器的開關(guan) 光，輸入/輸出16路光電隔離信號用於(yu) 功能擴展。

2.2 PC機與(yu) DSP的通信

PCI 總線是一種不依附於(yu) 某個(ge) 具體(ti) 處理器的局部總線。從(cong) 結構上看，PCI是在CPU和原來的係統總線之間插入的一級總線，具體(ti) 由一個(ge) 橋接電路實現對這一層的管理，並實現上下之間的接口以協調數據的傳(chuan) 送。管理器提供了信號緩衝(chong) ，使之能支持10種外設，並能在高時鍾頻率下保持高性能。PCI總線也支持總線主控技術，允許智能設備在需要時取得總線控製權，以加速數據傳(chuan) 送。PCI總線相比起ISA總線，有傳(chuan) 輸速度快，傳(chuan) 輸量大的優(you) 點。

本係統選用TMS320C6205，該芯片自帶了符合PCI2.2規範的PCI總線橋接功能，開發者免去了PCI協議的硬件和軟件實現，給係統設計帶來了便利，縮短了開發周期，也節省了開發費用。開發者隻需將PCI插槽上的總線信號和DSP芯片上相關(guan) 的PCI總線信號直接相連即可。帶“金手指”的DSP控製板卡可以直接插在PC機的PCI卡槽中使用，實現PC機與(yu) DSP之間的通信。PCI設備可以訪問所有的內(nei) 部RAM空間、外設和外部存儲(chu) 器空間。

DSP控製板卡使用的PCI總線寬度為(wei) 32為(wei) （3.3V），總線頻率為(wei) 33MHz，傳(chuan) 輸速率為(wei) 33×32/4MB/s = 132MB/s 。此傳(chuan) 輸速率為(wei) 整個(ge) 係統能實現高速運行提供了保障。

2.3 CPLD邏輯控製

整個(ge) 高速係統的邏輯控製是通過高速CPLD芯片來實現的。選用ALTERA公司的MAX7128E芯片實現，可用編程邏輯門為(wei) 2500，宏單元數128，邏輯陣列塊數8，用戶可定義(yi) I/O腳100個(ge) ，pin-to-pin延時為(wei) 5ns。MAX7000係列器件可以通過編程器進行編程，也可以在線編程。本設計采用了在線編程（ISP）。ISP允許在設計開發過程中迅速方便地重複編程，簡化了製作過程，允許器件在編程之前就先裝配到印製板上。

係統設計中LED信號燈、FLASH、DA芯片、16路I/O光電隔離接口、模擬開關(guan) 、Q開關(guan) 、PWM輸出、軟件複位控製都使用了CE1空間的地址，為(wei) 了防止這些器件的互相幹擾，必須對輸入地址進行譯碼。通過判斷輸入到CPLD的PA[2：6]和PA[16：21]可以知道DSP正在訪問的地址區域，進行CE1空間的地址譯碼，從(cong) 而產(chan) 生相應的控製信號，以實現邏輯控製和時序控製。

CPLD上構建的寄存器的高地址都是一樣的，命名為(wei) dsp_reg_addr，由Pa16~21構成，若Pa16~21設置為(wei) "111000"即表示地址0x0178xxxx。

低地址由Pa2~6構成，對10個(ge) 寄