在邏輯電路和存儲(chu) 器集成領域，封裝體(ti) 疊層（PoP）已經成為(wei) 業(ye) 界的首選，主要用於(yu) 製造高端便攜式設備和智能手機使用的先進移動通訊平台。移動便攜市場在經曆2009年的衰退之後，已經顯示反彈跡象，進入平穩增長階段，相比而言，智能手機的增長比其它手機市場更快，占據的市場份額正不斷增加。 與(yu) 此同時，PoP技術也在移動互聯網設備、便攜式媒體(ti) 播放器等領域找到了應用。這些應用帶來了對PoP技術的巨大需求，而PoP也支持了便攜式設備對複雜性和功能性的需求，成為(wei) 該領域的發動機。像應用處理器或基帶/應用存儲(chu) 器組合這樣的核心部件，其主要的生產(chan) 企業(ye) 都已經或計劃使用PoP解決(jue) 方案（圖1）。

圖1. 盡管業(ye) 界逐漸轉向使用倒裝芯片技術，但引線鍵合依然具有成本優(you) 勢，並在PoP技術中得以繼續使用。

PoP技術演化:

對於(yu) 底層PoP封裝來說，引線鍵合正迅速被倒轉焊技術所取代。對更小封裝尺寸的要求，推動著焊球節距的不斷縮小，目前在底層PoP中，0.4 mm的焊球節距已經非常普遍。與(yu) 此同時，頂層封裝的DRAM芯片，以及包含閃存的DRAM芯片，都有更高速度和帶寬的要求，這對應著頂層封裝需要具有數目更多的焊球。由於(yu) 同時要求更大焊球數目和更小封裝尺寸，因而降低頂層封裝的焊球節距非常必要。在過去0.65 mm的節距就足夠了，而現在需要使用0.5 mm的節距，而#p#分頁標題#e#0.4 mm的節距也即將上馬被采用。

封裝間焊球節距的縮小帶來很多問題。首先，更小的焊球節距要求更小的焊球尺寸，而且頂層封裝與(yu) 底層封裝的間隙高度在回流之後也會(hui) 更小。當然，這影響底層封裝之上允許的器件最大高度。目前，在這一方麵所作的努力大部分都是向倒裝芯片和更密封裝間互連轉變，以滿足對更小封裝尺寸和疊層高度的要求（圖2）。

圖2. 隨著PoP技術的演變，封裝體(ti) 的尺寸、高度和焊球節距的發展趨勢。

退一步來說，盡管包含邏輯處理器的底層封裝體(ti) 正明顯地從(cong) 引線鍵合向倒裝芯片技術轉變，但引線鍵合技術並未就此退出曆史舞台，依然還是頂層存儲(chu) 器件封裝的標準互連方法。而且，引線鍵合技術依然具有成本優(you) 勢，特別是在使用銅線的情況下。底層封裝在集成疊層器件時還需要使用這一技術，此外，引線鍵合對於(yu) 一些底層封裝來說依然還是一個(ge) 必需的要素。

引線鍵合連接的底層封裝使用頂部中央模塑開口（TCMG）的模塑技術完成包封，以保證底層封裝體(ti) 邊緣沒有環氧模塑混合物（EMC），從(cong) 而頂麵邊緣的焊盤得以暴露用於(yu) 實現與(yu) 頂層封裝體(ti) 的互連。模塑封帽的厚度必須可以覆蓋整個(ge) 片芯以及片芯表麵的連線。如果頂層封裝的焊球節距從(cong) 0.65 mm縮小到0.5 mm，在所要求的0.22 mm的模塑封帽高度限製下，實現引線鍵合器件的塑封將會(hui) 很具挑戰性。芯片邊緣處引線鍵合所要求的鍵合殼層或區域，同樣也會(hui) 成為(wei) 限製封裝尺寸降低的障礙。盡管像疊層芯片或麵向中端移動市場的應用，可能會(hui) 繼續使用引線鍵合TCMG型底層封裝，但大部分的未來應用將會(hui) 轉向使用倒裝芯片技術以進一步縮小封裝尺寸、降低頂層封裝焊球節距，並提高封裝的密度和性能。

采用倒裝芯片的底層封裝

在底層封裝中使用倒裝芯片技術，對應的開發及引入方式可以分為(wei) 兩(liang) 類，分別是裸片型和模塑型。裸片型倒裝芯片底層封裝在本質上類似於(yu) 薄而小的倒裝芯片BGA。目前最“稱意”的PoP尺寸不要超過14 ×#p#分頁標題#e# 14 mm，最好是12 × 12 mm，而且封裝間焊球節距為(wei) 0.5 mm。裸片型封裝已得到充分開發，並用於(yu) 大批量生產(chan) 。為(wei) 了實現這種應用，倒裝芯片器件的組裝高度必須大約為(wei) 0.18 mm。這可以通過將倒裝芯片器件厚度減薄到0.10 mm來實現，這在目前的加工能力下沒有任何問題的。

一個(ge) 主要的問題是如何在回流過程中控製封裝體(ti) 翹曲變形的程度。在表麵貼裝（SMT）過程中，首先將底層封裝放置在PCB板絲(si) 網印刷的焊膏之上，接著頂層封裝沾取助焊劑並放置在底層封裝上，之後兩(liang) 個(ge) 封裝在回流爐中同時實現與(yu) PCB（還包括PCB上組裝的其他所有組件）的回流。目前量產(chan) 的所有PoP都使用無鉛焊球，回流最高溫度可以達到260ºC，而且在爐子中沒有氮氣保護。對應SMT工藝需要具有足夠高的魯棒能，以保證非常低的每百萬(wan) 單位缺陷數目（DPM），提高成品率水平，因而需要嚴(yan) 格控製回流操作中PoP的翹曲變形程度，以獲得最高的成品率。

對於(yu) 0.5 mm的封裝焊球節距，希望回流過程中所有封裝的翹曲變形不超過0.06 mm。這一目標可以通過選擇合適的襯底厚度和內(nei) 核基板材料來實現，特別是對於(yu) 12 #p#分頁標題#e#× 12 mm的芯片來說更是如此。而對於(yu) 14 × 14 mm的芯片，這變得比較困難，但可以通過使用低熱膨脹係數（CTE）的襯底內(nei) 核材料來實現。襯底材料供應商已經開始相應動作，為(wei) 滿足這些要求推出低CTE疊層襯底材料。