引言

　　現今，電子係統往往具有許多不同的電源軌。在采用模擬電路和微處理器、DSP、ASIC、FPGA的係統中，尤其如此。為(wei) 實現可靠、可重複的操作，必須監控各電源電壓的開關(guan) 時序、上升和下降速率、加電順序以及幅度。既定的電源係統設計可能包括電源時序控製、電源跟蹤、電源電壓/電流監控和控製。有各種各樣的電源管理IC可以執行時序控製、跟蹤、上電和關(guan) 斷監控等功能。

　　時序控製和跟蹤器件可以監控和控製多個(ge) 電源軌，其功能可能包括設置開啟時間和電壓上升速率、欠壓和過壓故障檢測、餘(yu) 量微調（在標稱電壓值的一定範圍內(nei) 調整電源電壓）以及有序關(guan) 斷。適合這些應用的IC種類眾(zhong) 多，簡單的如利用電阻、電容和比較器構成的純模擬器件，複雜的如高集成度狀態機和通過 I2C bus.總線進行數字控製的可編程器件。某些情況下，係統的電壓調節器和控製器可能包括關(guan) 鍵控製功能。

　　對於(yu) 采用多個(ge) 開關(guan) 控製器和調節器的係統，還有一個(ge) 考慮是器件以不同開關(guan) 頻率工作時，如何將產(chan) 生的係統噪聲降至最低。常常需要同步調節器的時鍾，事實上，如今的許多高性能開關(guan) 控製器和調節器都可以與(yu) 外部時鍾同步。

　　圖1. 電源軌的控製類型

　　電源時序控製和跟蹤

　　所謂電源時序控製，是指以指定順序開關(guan) 電源。電源時序控製可以簡單地基於(yu) 既定的時間順序，或者一個(ge) 電源的開啟時間取決(jue) 於(yu) 另一個(ge) 電源何時達到設定的閾值。電源跟蹤基於(yu) 這樣一個(ge) 事實：電源電壓無法（一般也不應）瞬間改變。電源係統設計師可以利用這一特性，有效地控製係統中各電源相對於(yu) 其它電源的斜率。電源跟蹤分為(wei) 三類：同步、比率和偏移。圖1中的四幅圖對時序控製、同步跟蹤、比率跟蹤和偏移跟蹤進行了比較。

　　圖1a中，三個(ge) 電源按一定的時間順序開啟和關(guan) 閉。首先是3.3 V電源開啟，後續電源的開啟和關(guan) 閉延遲時間取決(jue) 於(yu) 應用的需要。如果額定最大值要求電源按一定的順序激活，這種簡單的時序控製技術將能確保有源器件的電壓不會(hui) 超過額定最大值。舉(ju) 例來說，在ADC驅動的放大器上電之前，我們(men) 必須保證ADC的電源存在，否則可能損壞ADC的前端。

　　圖1b顯示同步跟蹤情況，所有三個(ge) 電源同時開啟，並且以相同的速率彼此跟蹤，因此最低電源電壓首先建立，然後是較高的電源電壓。電源關(guan) 斷以相反的方式進行。這個(ge) 例子很好地說明了舊式FPGA或微處理器應用中電源是如何接通的：首先激活較低的內(nei) 核電壓，然後接通輔助或I/O電源。稍後將以Xilinx Virtex-5 FPGA的同步跟蹤舉(ju) 例說明。

　　圖1c中，電源以不同的斜率上電。如前所述，能夠對電源的斜率dV/dt進行控製是一個(ge) 非常有用的特性，它可以防止電路中去耦電容的大浪湧電流（充電電流）損壞器件。如果不加限製的話，浪湧電流可能大大超過標稱工作電流。斜率限製可以防止有源器件閂鎖、電容短路、PCB走線受損以及線路保險絲(si) 熔斷。

　　圖1d中，所有電源具有相同的斜率，但其施加時間由預定的失調電壓決(jue) 定。此類跟蹤適用於(yu) 需要限製電源電壓差（常常出現在DAC和ADC等混合信號器件的額定最大值部分）的器件，這種方法可以防止器件永久性受損。

　　基於(yu) FPGA的設計示例

　　使用FPGA係統的供電是探討多電源係統處理的活教材。適當的FPGA電源控製對於(yu) 實現可靠、可重複的設計至關(guan) 重要，否則可能會(hui) 在實驗室甚至現場引發災難性故障。大多數FPGA具有多個(ge) 電源軌，一般表示為(wei) VCCO， VCCAUX， 和 VCCINT. 這些電源分別用於(yu) 為(wei) FPGA內(nei) 核、輔助電路（如時鍾和PLL等）、接口邏輯供電。

　　這些電源軌需要考慮的事項可以分為(wei) 如下幾類：

　　電源軌的時序控製

　　電源軌電壓的容差要求

　　電源可能有軟啟動或斜率控製需求

　　下麵以Xilinx Virtex-5係列FPGA的電源要求為(wei) 例來說明，該係列提供許多特性，包括邏輯可編程能力、信號處理和時鍾管理。根據數據手冊(ce) ，Virtex-5的電源上電順序要求為(wei) VCCINT， VCCAUX， and VCCO. 這些電源相對於(yu) 地的斜坡時間為(wei) 200 μs（最小值）至50 ms（最大值）。建議工作條件如表1所示。

　　表1. Xilinx Virtex-5電源軌要求

　　The 如前所述，Virtex-5要求同步電壓跟蹤。此外，電源必須在特定的建議工作容差範圍內(nei) ，而且必須在特定的dV/dt範圍內(nei) 上升和下降。

　　But the 但是，FPGA隻是一個(ge) 較大係統的一部分。為(wei) 了進一步闡明本例，假設有一個(ge) 高電流、5 V主係統電源軌。為(wei) FPGA內(nei) 核供電的1 V電源具有±5% （±50 mV）的容差，需要提供最高4 A的電流。3 V電源為(wei) 通用邏輯電源，具有±5%的容差，在本例中需要提供4 A電流以便為(wei) FPGA I/O和設計中的其它邏輯器件供電。2.5 V電源為(wei) 模擬電源，需要提供低噪聲的100 mA電流。

　　針對此應用，利用雙通道降壓控製器ADP1850提供1 V和3 V高電流電源是一個(ge) 很好的解決(jue) 方案。ADP1850具有許多特性，其中包括：軟啟動控製、同步跟蹤以及主從(cong) 電源時序控製。上電時的上升速率由SS1和SS2引腳上的電容控製。本例中，3 V數字電源是主電源。針對2.5 V模擬電源，超低噪聲 低壓差調節器（LDO） ADP150是絕佳選擇，它可以利用ADP1850的PGOOD2信號進行時序控製。圖2為(wei) 該係統的簡化框圖，顯示了時序控製的一般流程，詳情參見ADP1850數據手冊(ce) 。

　　圖2. Virtex-5的電源係統

　　上例說明了時序控製和跟蹤的常見使用方式，可以將其擴展到當今的許多多電源係統，包括基於(yu) 微處理器的係統和涉及混合信號技術（ADC和DAC）的係統。

　模擬電壓和電流監控（ADM1191）

　　針對要求精密監控多個(ge) 係統電源電流和電壓的高可靠性應用，可以使用簡單易行的模擬監控電路。例如， 數字電源監控器，ADM1191 提供1%的測量精度，包括一個(ge) 用於(yu) 電流和電壓回讀的12位ADC、一個(ge) 精密電流檢測放大器以及一路用於(yu) 提供過流中斷的ALERTB輸出。圖3顯示了ADM1191結合一個(ge) 主控製器（如微處理器或微控製器等）的應用。

　　#p#分頁標題#e#

　　圖3. 簡單的電源電壓和電流監控器

　　ADM1191通過 I2C 總線與(yu) 主控製器通信。通過配置A0和A1引腳的邏輯輸入電平，同一係統最多可以支持16個(ge) 器件的尋址。本地控製器可以將測得的電壓與(yu) 電流相乘，從(cong) 而計算電源軌的功耗。發生過流狀況時，ALERTB信號通過一個(ge) 中斷快速通知控製器，這個(ge) 關(guan) 於(yu) 故障狀況的快速報警可以幫助保護係統免遭損壞。