在電子係統設計中，為(wei) 了少走彎路和節省時間，應充分考慮並滿足抗幹擾性的要求，避免在設計完成後再去進行抗幹擾的補救措施。形成幹擾的基本要素有三個(ge) ：
　　（1）幹擾源，指產(chan) 生幹擾的元件、設備或信號，用數學語言描述如下：du/dt， di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鍾等都可 能成為(wei) 幹擾源。
　　（2）傳(chuan) 播路徑，指幹擾從(cong) 幹擾源傳(chuan) 播到敏感器件的通路或媒介。典型的幹擾傳(chuan) 播路徑是通過導線的傳(chuan) 導和空間的輻射。
　　（3）敏感器件，指容易被幹擾的對象。如：A/D、D/A變換器，單片機，數字IC， 弱信號放大器等。

　　抗幹擾設計的基本原則是：抑製幹擾源，切斷幹擾傳(chuan) 播路徑，提高敏感器件的 抗幹擾性能。（類似於(yu) 傳(chuan) 染病的預防）
　　1 抑製幹擾源
　　抑製幹擾源就是盡可能的減小幹擾源的du/dt，di/dt。這是抗幹擾設計中最優(you) 先考慮和最重要的原則，常常會(hui) 起到事半功倍的效果。 減小幹擾源的du/dt主要是通過在幹擾源兩(liang) 端並聯電容來實現。減小幹擾源的 di/dt則是在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。
抑製幹擾源的常用措施如下：
　　（1）繼電器線圈增加續流二極管，消除斷開線圈時產(chan) 生的反電動勢幹擾。僅(jin) 加 續流二極管會(hui) 使繼電器的斷開時間滯後，增加穩壓二極管後繼電器在單位時間內(nei) 可 動作更多的次數。
　　（2）在繼電器接點兩(liang) 端並接火花抑製電路（一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響。
　　（3）給電機加濾波電路，注意電容、電感引線要盡量短。
　　（4）電路板上每個(ge) IC要並接一個(ge) 0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端並盡量粗短，否則，等於(yu) 增大了電 容的等效串聯電阻，會(hui) 影響濾波效果。
　　（5）布線時避免90度折線，減少高頻噪聲發射。
　　（6）可控矽兩(liang) 端並接RC抑製電路，減小可控矽產(chan) 生的噪聲（這個(ge) 噪聲嚴(yan) 重時可能 會(hui) 把可控矽擊穿的）。

　　按幹擾的傳(chuan) 播路徑可分為(wei) 傳(chuan) 導幹擾和輻射幹擾兩(liang) 類。
　　所謂傳(chuan) 導幹擾是指通過導線傳(chuan) 播到敏感器件的幹擾。高頻幹擾噪聲和 有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻幹擾 噪聲的傳(chuan) 播，有時也可加隔離光耦來解決(jue) 。電源噪聲的危害最大，要特別 注意處理。所謂輻射幹擾是指通過空間輻射傳(chuan) 播到敏感器件的幹擾。一般 的解決(jue) 方法是增加幹擾源與(yu) 敏感器件的距離，用地線把它們(men) 隔離和在敏感 器件上加 蔽罩。

　　切斷幹擾傳(chuan) 播路徑的常用措施如下：
　　（1）充分考慮電源對單片機的影響。電源做得好，整個(ge) 電路的抗幹擾就 解決(jue) 了一大半。許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路 或穩壓器，以減小電源噪聲對單片機的幹擾。比如，可以利用磁珠和電容 組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。
　　（2）如果單片機的I/O口用來控製電機等噪聲器件，在I/O口與(yu) 噪聲源之 間應加隔離（增加π形濾波電路）。 控製電機等噪聲器件，在I/O口與(yu) 噪聲源之 間應加隔離（增加π形濾波電路）。
　　（3）注意晶振布線。晶振與(yu) 單片機引腳盡量靠近，用地線把時鍾區隔離 起來，晶振外殼接地並固定。此措施可解決(jue) 許多疑難問題。
　　（4）電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把幹擾源（如電機，繼電器）與(yu) 敏感元件（如單片機）遠離。
　　（5）用地線把數字區與(yu) 模擬區隔離，數字地與(yu) 模擬地要分離，最後在一 點接於(yu) 電源地。A/D、D/A芯片布線也以此為(wei) 原則，廠家分配A/D、D/A芯片 引腳排列時已考慮此要求。
　　（6）單片機和大功率器件的地線要單獨接地，以減小相互幹擾。 大功率 器件盡可能放在電路板邊緣。
　　（7）在單片機I/O口，電源線，電路板連接線等關(guan) 鍵地方使用抗幹擾元件 如磁珠、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗幹擾性能。

　　2 提高敏感器件的抗幹擾性能
　　提高敏感器件的抗幹擾性能是指從(cong) 敏感器件這邊考慮盡量減少對幹擾噪聲 的拾取，以及從(cong) 不正常狀態盡快恢複的方法。
　　提高敏感器件抗幹擾性能的常用措施如下：
　　（1）布線時盡量減少回路環的麵積，以降低感應噪聲。
　　（2）布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦 合噪聲。
　　（3）對於(yu) 單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置 端在不改變係統邏輯的情況下接地或接電源。
　　（4）對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整個(ge) 電路的抗幹擾性能。
　　（5）在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字 電路。
　　（6）IC器件盡量直接焊在電路板上，少用IC座。