振鏡掃描式激光標記技術就是通過控製兩(liang) 片高速振鏡的偏轉角, 改變激光的傳(chuan) 播方向, 經過F-Theata透鏡在工件表麵的聚焦, 在工件表麵作標記。與(yu) 傳(chuan) 統的標記技術相比, 它具有適用麵廣(對不同材料、形狀的加工表麵均適合) , 工件無機械變形, 無汙染, 標記速度快, 重複性好, 自動化程度高等特點, 在工業(ye) 、國防、科研等許多領域具有廣泛的用途。高速高精度的振鏡標記已成為(wei) 當今標記行業(ye) 的發展方向。

傳(chuan) 統的振鏡標記控製係統通過PC 機的串口、並口ISA 總線與(yu) 單片控製板相連，這種方式接口簡單、連接方便, 開發費用低, 但由於(yu) 傳(chuan) 輸速度低, 已不能滿足現代數控係統的實時性要求。本文在激光標記控製技術方麵進行了一些新的探索：利用PCI的高速數據傳(chuan) 輸和DSP高速數據處理能力，提出一種“PC機+PCI總線+DSP控製板卡”的方式，用於(yu) 振鏡標記控製係統，從(cong) 而實現對標記控製的精確控製，提高控製效率，保障係統實時性。DSP控製板卡是整個(ge) 係統的核心，它直接決(jue) 定著係統的掃描速度和掃描精度，本文將著重介紹該控製板卡的設計。

1 DSP芯片

DSP控製板卡的主芯片選用德州儀(yi) 器公司C6000係列的高速數據處理芯片TMS320C6205。該芯片為(wei) 高性能的定點處理器，主頻可達200MHz，每個(ge) 周期能執行8條32-bit的指令，處理速度可達1600MIPS；采用高性能的VLIW結構的TMS320C62xTM DSP核，有8個(ge) 獨立的功能單元，32個(ge) 32位的通用寄存器；提供64K字節的內(nei) 部程序RAM和64K字節的內(nei) 部數據RAM；提供32位的外部存儲(chu) 器無縫接口，包括同步器件（如SDRAM、SBSRAM等）、異步器件（如FLASH、SRAM等）和可尋址52M字節的外部存儲(chu) 空間；提供靈活的PLL、時鍾產(chan) 生器，可配置倍頻值；提供符合PCI 2.2規範的PCI總線接口，直接實現芯片和PCI總線的橋接功能；提供兩(liang) 個(ge) 32位的定時器；提供在線調試的JTAG邊界掃描接口。采用此芯片，能夠實現高速的數據處理，保證係統工作的實時性，且由於(yu) 帶了PCI橋接功能，提供了和PCI總線的接口，經濟可靠。

2 硬件設計

2.1 結構框圖

如圖1所示為(wei) 係統的硬件結構框圖。DSP控製板卡通過PCI總線與(yu) PC機連接，實現高速通信。DSP處理模塊為(wei) 主控製模塊，使用主頻為(wei) 200MHz的 TMS320C6205芯片作為(wei) 主控製芯片。DSP處理模塊充分利用了C6000係列DSP的快速計算能力和高精度定時器，能夠保證振鏡標記機進行勻速、高速標記，這些由PC機是沒有辦法做到的。DSP的外圍電路包括存儲(chu) 模塊、複位控製、電源控製、時鍾係統、JTAG端口、數模轉換模塊、CPLD邏輯控製模塊和光電隔離模塊等。其中存儲(chu) 模塊包括FLASH模塊和SDRAM模塊，FLASH用來存儲(chu) 係統啟動代碼和軟件代碼，SDRAM用於(yu) 提供軟件運行時所需的額外存儲(chu) 空間。DSP控製板卡輸出兩(liang) 路模擬量控製兩(liang) 塊振鏡的運動，輸出Q開關(guan) 控製信號以控製激光器的開關(guan) 光，輸入/輸出16路光電隔離信號用於(yu) 功能擴展。



2.2 PC機與(yu) DSP的通信

PCI 總線是一種不依附於(yu) 某個(ge) 具體(ti) 處理器的局部總線。從(cong) 結構上看，PCI是在CPU和原來的係統總線之間插入的一級總線，具體(ti) 由一個(ge) 橋接電路實現對這一層的管理，並實現上下之間的接口以協調數據的傳(chuan) 送。管理器提供了信號緩衝(chong) ，使之能支持10種外設，並能在高時鍾頻率下保持高性能。PCI總線也支持總線主控技術，允許智能設備在需要時取得總線控製權，以加速數據傳(chuan) 送。PCI總線相比起ISA總線，有傳(chuan) 輸速度快，傳(chuan) 輸量大的優(you) 點。

本係統選用TMS320C6205，該芯片自帶了符合PCI2.2規範的PCI總線橋接功能，開發者免去了PCI協議的硬件和軟件實現，給係統設計帶來了便利，縮短了開發周期，也節省了開發費用。開發者隻需將PCI插槽上的總線信號和DSP芯片上相關(guan) 的PCI總線信號直接相連即可。帶“金手指”的DSP控製板卡可以直接插在PC機的PCI卡槽中使用，實現PC機與(yu) DSP之間的通信。PCI設備可以訪問所有的內(nei) 部RAM空間、外設和外部存儲(chu) 器空間。

DSP控製板卡使用的PCI總線寬度為(wei) 32為(wei) （3.3V），總線頻率為(wei) 33MHz，傳(chuan) 輸速率為(wei) 33×32/4MB/s = 132MB/s 。此傳(chuan) 輸速率為(wei) 整個(ge) 係統能實現高速運行提供了保障。

2.3 CPLD邏輯控製

整個(ge) 高速係統的邏輯控製是通過高速CPLD芯片來實現的。選用ALTERA公司的MAX7128E芯片實現，可用編程邏輯門為(wei) 2500，宏單元數128，邏輯陣列塊數8，用戶可定義(yi) I/O腳100個(ge) ，pin-to-pin延時為(wei) 5ns。MAX7000係列器件可以通過編程器進行編程，也可以在線編程。本設計采用了在線編程（ISP）。ISP允許在設計開發過程中迅速方便地重複編程，簡化了製作過程，允許器件在編程之前就先裝配到印製板上。

係統設計中LED信號燈、FLASH、DA芯片、16路I/O光電隔離接口、模擬開關(guan) 、Q開關(guan) 、PWM輸出、軟件複位控製都使用了CE1空間的地址，為(wei) 了防止這些器件的互相幹擾，必須對輸入地址進行譯碼。通過判斷輸入到CPLD的PA[2：6]和PA[16：21]可以知道DSP正在訪問的地址區域，進行CE1空間的地址譯碼，從(cong) 而產(chan) 生相應的控製信號，以實現邏輯控製和時序控製。

CPLD上構建的寄存器的高地址都是一樣的，命名為(wei) dsp_reg_addr，由Pa16~21構成，若Pa16~21設置為(wei) "111000"即表示地址0x0178xxxx。

低地址由Pa2~6構成，對10個(ge) 寄存器尋址，地址對應關(guan) 係見表1所示。

表 1地址分配表


#p#分頁標題#e#
2.4 數模轉換模塊

數模轉換模塊將DSP處理完的數字信號轉換為(wei) 模擬信號以控製兩(liang) 路振鏡的偏轉。由於(yu) 現在對標記精度的要求越來越高，傳(chuan) 統的8位數模轉換器已無法滿足用戶的需求，因此本係統選用ADI公司的16位高精度數模轉換器AD669芯片，如圖2所示。AD669為(wei) 16位並行輸入，二級數據緩存結構。設計中將/L1信號直接接地設置為(wei) 有效，通過控製/CS和LDAC信號分別控製一級緩存和二級緩存。控製振鏡信號的電壓範圍為(wei) -10V～+10V，以標記100mm×100mm幅麵大小的標牌為(wei) 例，精度可達100mm/216=0.0015mm，對應最小輸出電壓為(wei) 0.00031V。



經實驗發現，在上電時，AD669芯片的輸出為(wei) 一不可控量，會(hui) 使振鏡在上電瞬間有一個(ge) 偏轉，倘若偏轉幅度過大，長期使用會(hui) 導致振鏡的斷裂。為(wei) 了保護振鏡，可設計一個(ge) 模擬開關(guan) 電路以控製AD669芯片上電時的輸出，使其為(wei) 0V。筆者將模擬開關(guan) 放在AD669芯片的參考電壓輸入端，通過CPLD實現對模擬開關(guan) 的控製，來控製參考電壓的有無，從(cong) 而保證在上電時振鏡不偏轉。

3 PCB設計

該控製板卡選用主頻200MHz的高速DSP處理芯片，高速信號係統中，存在EMC問題，將影響係統的性能。為(wei) 了設計出一塊穩定，抗幹擾性能好的控製板卡，采取了以下措施

1、板層的合理安排

該控製板卡為(wei) 六層板，板層設計為(wei) （從(cong) 頂層到底層依次）信號層-地層-電源層-信號層-地層-信號層。這樣的板層結構安排，使每一個(ge) 信號層和電源層都緊鄰一個(ge) 地層，給信號提供一個(ge) 較短的回流路徑。

2、時鍾信號線的處理

PCI時鍾信號的一半要靠反射波來提升，因此，時鍾信號CLK走線長度近似為(wei) 2500 mil，走蛇形線實現（此點在PCI2.2規範的走線要求中有明確規定）。對於(yu) DSP芯片，晶振電路盡量靠近DSP芯片，且時鍾信號盡量短。

3、SDRAM相關(guan) 信號線的處理

SDRAM工作頻率為(wei) 100MHz，在高頻下，信號的傳(chuan) 輸時間和信號的走線長度有直接的關(guan) 係，已不能忽略此問題。因此SDRAM的數據線和地址線要等長走線，以保證信號傳(chuan) 輸的質量。另外，串擾和振鈴問題在高頻下也極易出現，對SDRAM和DSP接口的控製信號和數據、地址總線信號，在源端串接匹配電阻以提高信號傳(chuan) 輸質量，保證SDRAM在高頻下能正常工作。

4、數模電路的隔離處理

控製板卡上有數字電路和模擬電路，在布局時，必須考慮數模電路的隔離問題，盡量將數字電路和模擬電路分塊布局，避免數字信號走線跨越模擬電路區域，以防止兩(liang) 塊電路間的相互幹擾。另外數字電路和模擬電路通過0歐電阻一點共地。

5、電容的使用

在每個(ge) 數字芯片的電源引腳旁邊放置一個(ge) 1.01uF的去耦電容。

4 總結

本係統將高速PCI總線與(yu) C6000高速DSP處理器相結合，配以高精度的數模轉換模塊，實現了一套高速高精度的控製係統，並將其成功的運用到振鏡激光標記係統。該係統充分利用了DSP的高速處理能力和內(nei) 部的高精度定時器，分擔了PC機的實時性任務，從(cong) 而實現了PC機與(yu) DSP控製板卡的優(you) 勢互補，實現了實時性標記，保證了標記質量的均勻性。本文還給出了DSP控製板卡在PCB設計階段的注意點，該板卡已在生產(chan) 實際中投入使用，具有較好的穩定性和抗幹擾性。