一個(ge) 單片機應用係統的硬件電路設計包含兩(liang) 部分內(nei) 容：一是係統擴展，即單片機內(nei) 部的功能單元，如ROM、RAM、I/O、定時器/計數器、中斷係統等不能滿足應用係統的要求時，必須在片外進行擴展，選擇適當的芯片，設計相應的電路。二是係統的配置，即按照係統功能要求配置外圍設備，如鍵盤、顯示器、打印機、A/D、D/A轉換器等，要設計合適的接口電路。

係統的擴展和配置應遵循以下原則：

1、盡可能選擇典型電路，並符合單片機常規用法。為(wei) 硬件係統的標準化、模塊化打下良好的基礎。

2、係統擴展與(yu) 外圍設備的配置水平應充分滿足應用係統的功能要求，並留有適當餘(yu) 地，以便進行二次開發。

3、硬件結構應結合應用軟件方案一並考慮。硬件結構與(yu) 軟件方案會(hui) 產(chan) 生相互影響，考慮原則是：軟件能實現的功能盡可能由軟件實殃，以簡化硬件結構。但必須注意，由軟件實現的硬件功能，一般響應時間比硬件實現長，且占用CPU時間。

4、係統中的相關(guan) 器件要盡可能做到性能匹配。如選用CMOS芯片單片機構成低功耗係統時，係統中所有芯片都應盡可能選擇低功耗產(chan) 品。

5、可靠性及抗幹擾設計是硬件設計必不可少的一部分，它包括芯片、器件選擇、去耦濾波、印刷電路板布線、通道隔離等。

6、單片機外圍電路較多時，必須考慮其驅動能力。驅動能力不足時，係統工作不可靠，可通過增設線驅動器增強驅動能力或減少芯片功耗來降低總線負載。

7、盡量朝“單片”方向設計硬件係統。係統器件越多，器件之間相互幹擾也越強，功耗也增大，也不可避免地降低了係統的穩定性。隨著單片機片內(nei) 集成的功能越來越強，真正的片上係統SoC已經可以實現，如ST公司新近推出的μPSD32××係列產(chan) 品在一塊芯片上集成了80C32核、大容量FLASH存儲(chu) 器、SRAM、A/D、I/O、兩(liang) 個(ge) 串口、看門狗、上電複位電路等等。

單片機係統硬件抗幹擾常用方法實踐

影響單片機係統可靠安全運行的主要因素主要來自係統內(nei) 部和外部的各種電氣幹擾，並受係統結構設計、元器件選擇、安裝、製造工藝影響。這些都構成單片機係統的幹擾因素，常會(hui) 導致單片機係統運行失常，輕則影響產(chan) 品質量和產(chan) 量，重則會(hui) 導致事故，造成重大經濟損失。

形成幹擾的基本要素有三個(ge) ：

(1)幹擾源。指產(chan) 生幹擾的元件、設備或信號，用數學語言描述如下：du/dt， di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鍾等都可 能成為(wei) 幹擾源。

(2)傳(chuan) 播路徑。指幹擾從(cong) 幹擾源傳(chuan) 播到敏感器件的通路或媒介。典型的幹擾傳(chuan) 播路徑是通過導線的傳(chuan) 導和空間的輻射。

(3)敏感器件。指容易被幹擾的對象。如：A/D、D/A變換器，單片機，數字IC， 弱信號放大器等。

幹擾的分類

1幹擾的分類

幹擾的分類有好多種，通常可以按照噪聲產(chan) 生的原因、傳(chuan) 導方式、波形特性等等進行不同的分類。按產(chan) 生的原因分：

可分為(wei) 放電噪聲音、高頻振蕩噪聲、浪湧噪聲。

按傳(chuan) 導方式分：可分為(wei) 共模噪聲和串模噪聲。

按波形分：可分為(wei) 持續正弦波、脈衝(chong) 電壓、脈衝(chong) 序列等等。

2 幹擾的耦合方式

幹擾源產(chan) 生的幹擾信號是通過一定的耦合通道才對測控係統產(chan) 生作用的。因此，我有必要看看幹擾源和被幹擾對象之間的傳(chuan) 遞方式。幹擾的耦合方式，無非是通過導線、空間、公共線等等，細分下來，主要有以下幾種：

(1)直接耦合：

這是最直接的方式，也是係統中存在最普遍的一種方式。比如幹擾信號通過電源線侵入係統。對於(yu) 這種形式，最有效的方法就是加入去耦電路。從(cong) 而很好的抑製。

(2)公共阻抗耦合：

這也是常見的耦合方式，這種形式常常發生在兩(liang) 個(ge) 電路電流有共同通路的情況。為(wei) 了防止這種耦合，通常在電路設計上就要考慮。使幹擾源和被幹擾對象間沒有公共阻抗。

(3)電容耦合：

又稱電場耦合或靜電耦合 。是由於(yu) 分布電容的存在而產(chan) 生的耦合。

(4)電磁感應耦合：

又稱磁場耦合。是由於(yu) 分布電磁感應而產(chan) 生的耦合。

(5)漏電耦合：

這種耦合是純電阻性的，在絕緣不好時就會(hui) 發生。

常用硬件抗幹擾技術

針對形成幹擾的三要素，采取的抗幹擾主要有以下手段。

1 抑製幹擾源

抑製幹擾源就是盡可能的減小幹擾源的du/dt，di/dt。這是抗幹擾設計中最優(you) 先考慮和最重要的原則，常常會(hui) 起到事半功倍的效果。 減小幹擾源的du/dt主要是通過在幹擾源兩(liang) 端並聯電容來實現。減小幹擾源的di/dt則是在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。

抑製幹擾源的常用措施如下：

(1)繼電器線圈增加續流二極管，消除斷開線圈時產(chan) 生的反電動勢幹擾。僅(jin) 加 續流二極管會(hui) 使繼電器的斷開時間滯後，增加穩壓二極管後繼電器在單位時間內(nei) 可 動作更多的次數。

(2)在繼電器接點兩(liang) 端並接火花抑製電路(一般是RC串聯電路，電阻一般選幾K 到幾十K，電容選0.01uF)，減小電火花影響。

(3)給電機加濾波電路，注意電容、電感引線要盡量短。

(4)電路板上每個(ge) IC要並接一個(ge) 0.01μF～0.1μF高頻電容，以減小IC對電源的 影響。注意高頻電容的布線，連線應靠近電源端並盡量粗短，否則，等於(yu) 增大了電 容的等效串聯電阻，會(hui) 影響濾波效果。

(5)布線時避免90度折線，減少高頻噪聲發射。

(6)可控矽兩(liang) 端並接RC抑製電路，減小可控矽產(chan) 生的噪聲(這個(ge) 噪聲嚴(yan) 重時可能會(hui) 把可控矽擊穿的)。

2 切斷幹擾傳(chuan) 播路徑

按幹擾的傳(chuan) 播路徑可分為(wei) 傳(chuan) 導幹擾和輻射幹擾兩(liang) 類。#p#分頁標題#e#

所謂傳(chuan) 導幹擾是指通過導線傳(chuan) 播到敏感器件的幹擾。高頻幹擾噪聲和有用信號的頻帶不同，可以通過在導線上增加濾波器的方法切斷高頻幹擾噪聲的傳(chuan) 播，有時也可加隔離光耦來解決(jue) 。電源噪聲的危害最大，要特別注意處理。

所謂輻射幹擾是指通過空間輻射傳(chuan) 播到敏感器件的幹擾。一般的解決(jue) 方法是增加幹擾源與(yu) 敏感器件的距，用地線把它們(men) 隔離和在敏感器件上加 蔽罩。

切斷幹擾傳(chuan) 播路徑的常用措施如下：

(1)充分考慮電源對單片機的影響。電源做得好，整個(ge) 電路的抗幹擾就 解決(jue) 了一大半。

許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的幹擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。

(2)如果單片機的I/O口用來控製電機等噪聲器件，在I/O口與(yu) 噪聲源之間應加隔離(增加π形濾波電路)。

(3)注意晶振布線。晶振與(yu) 單片機引腳盡量靠近，用地線把時鍾區隔離起來，晶振外殼接地並固定。

(4)電路板合理分區，如強、弱信號，數字、模擬信號。盡可能把幹擾源(如電機、繼電器)與(yu) 敏感元件(如單片機)遠離。

(5)用地線把數字區與(yu) 模擬區隔離。數字地與(yu) 模擬地要分離，最後在一點接於(yu) 電源地。A

/D、D/A芯片布線也以此為(wei) 原則。

(6)單片機和大功率器件的地線要單獨接地，以減小相互幹擾。 大功率器件盡可能放在電路板邊緣。

(7)在單片機I/O口、電源線、電路板連接線等關(guan) 鍵地方使用抗幹擾元件如磁珠、磁環、電源濾波器、屏蔽罩，可顯著提高電路的抗幹擾性能。

3 提高敏感器件的抗幹擾性能

提高敏感器件的抗幹擾性能是指從(cong) 敏感器件這邊考慮盡量減少對幹擾噪聲 的拾取，以及從(cong) 不正常狀態盡快恢複的方法。

提高敏感器件抗幹擾性能的常用措施如下：

(1)布線時盡量減少回路環的麵積，以降低感應噪聲。

(2)布線時，電源線和地線要盡量粗。除減小壓降外，更重要的是降低耦 合噪聲。

(3)對於(yu) 單片機閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變係統邏輯的情況下接地或接電源。

(4)對單片機使用電源監控及看門狗電路，如：IMP809，IMP706，IMP813， X5043，X5045等，可大幅度提高整個(ge) 電路的抗幹擾性能。

(5)在速度能滿足要求的前提下，盡量降低單片機的晶振和選用低速數字電路。 (6)IC器件盡量直接焊在電路板上，少用IC座。

4 其它常用抗幹擾措施

交流端用電感電容濾波:去掉高頻低頻幹擾脈衝(chong) 。

變壓器雙隔離措施:變壓器初級輸入端串接電容,初、次級線圈間屏蔽層與(yu) 初級間電容中心接點接大地,次級外屏蔽層接印製板地,這是硬件抗幹擾的關(guan) 鍵手段。次級加低通濾波器:吸收變壓器產(chan) 生的浪湧電壓。

采用集成式直流穩壓電源:因為(wei) 有過流、過壓、過熱等保護。

I/O口采用光電、磁電、繼電器隔離，同時去掉公共地。

通訊線用雙絞線:排除平行互感。

防雷電用光纖隔離最為(wei) 有效。

A/D轉換用隔離放大器或采用現場轉換:減少誤差。

外殼接大地:解決(jue) 人身安全及防外界電磁場幹擾。

加複位電壓檢測電路。防止複位不充份,CPU就工作,尤其有EEPROM的器件,複位不充份會(hui) 改變EEPROM的內(nei) 容。

印製板工藝抗幹擾：

①電源線加粗，合理走線、接地，三總線分開以減少互感振蕩。

②CPU、RAM、ROM等主芯片,VCC和GND之間接電解電容及瓷片電容，去掉高、低頻幹擾信號。

③獨立係統結構,減少接插件與(yu) 連線，提高可靠性,減少故障率。

④集成塊與(yu) 插座接觸可靠,用雙簧插座,最好集成塊直接焊在印製板上，防止器件接觸不良故障。

⑤有條件采用四層以上印製板,中間兩(liang) 層為(wei) 電源及地