如今，高速模數轉換器(ADC)的種類和供應商眾(zhong) 多，要選擇一款合適的產(chan) 品可能並非易事。當您縮小搜索範圍後，最終的抉擇往往是選取緩衝(chong) 型還是無緩衝(chong) 型(開關(guan) 電容)轉換器。尺寸和功耗受限的應用通常傾(qing) 向於(yu) 無緩衝(chong) 型。無論做何選擇，都可以找到許多相關(guan) 的文章，提醒您注意模擬輸入接口問題，特別是在較高的中頻頻率下。

　　在信號鏈中使用ADC的根本目的，是在設計中以及最終在係統層次上實現最佳的動態範圍、噪聲特性(信噪比或SNR)和線性度(無雜散動態範圍或 SFDR)。本文首先將闡述緩衝(chong) 型與(yu) 無緩衝(chong) 型ADC的區別(優(you) 缺點)，然後討論原始無緩衝(chong) ADC內(nei) 部采樣網絡的反衝(chong) (一般稱為(wei) “電荷注入”)，以及如何驅動無緩衝(chong) 型ADC。最後，本文將說明構建適當抗混疊濾波器(AAF)所需的特殊模擬輸入接口設計要求，並給出一個(ge) 範例。

　　我是否需要使用無緩衝(chong) 型ADC?

　　緩衝(chong) 型與(yu) 無緩衝(chong) 型ADC之間存在很大差異。緩衝(chong) 型的優(you) 點比較直觀，緩衝(chong) 器將模擬接口電路與(yu) 內(nei) 部開關(guan) 電容采樣工作隔離開來，這就為(wei) ADC驅動器提供一個(ge) 受控的輸入阻抗，瞬態效應(一般稱為(wei) “反衝(chong) ”)大大減弱。反衝(chong) 或電荷注入是指當ADC的內(nei) 部采樣開關(guan) 斷開和閉合時，殘餘(yu) 電荷被送回到輸入信號中。

　　緩衝(chong) 器帶來的這些好處可以在一定程度上簡化模擬接口設計，並且支持更高的輸入帶寬。然而，緩衝(chong) 器的缺點也是存在的，盡管不太明顯。緩衝(chong) 器通常需要較高的電源電壓，這會(hui) 帶來額外的電源設計問題。ADC的噪聲和線性度也會(hui) 受到影響，因此在電源方麵，整體(ti) ADC設計大受影響。

　　在係統層次上，多數高速ADC的輸入采用放大器驅動。因此，在常見的信號鏈應用中，緩衝(chong) 器的電源有點多餘(yu) 。如果模擬接口電路和放大器設置為(wei) 直接驅動采樣網絡，而不使用緩衝(chong) 器，則整個(ge) 係統可以得到更好的優(you) 化。問題是如何處理提供給驅動器電路的原始采樣電容的電荷(反衝(chong) )。

　　去掉緩衝(chong) 器是多數係統設計師傾(qing) 向做出的妥協，因為(wei) 可以額外節省功耗，但這樣一來，設計師必須麵對一個(ge) 棘手的任務——在轉換器與(yu) 放大器之間提供一個(ge) 可以實現的模擬接口。不用怕，因為(wei) 即使無緩衝(chong) 型轉換器的阻抗隨著采樣狀態(跟蹤模式與(yu) 保持模式)和中頻頻率而變化，但該設計在最終應用中仍將有效。您隻需在利用無緩衝(chong) 型ADC進行設計時，認真遵守一些注意事項。

　　了解抗混疊問題

　　ADC是信號鏈中的一項值得注意的模擬功能。無論所選ADC是緩衝(chong) 型還是無緩衝(chong) 型，驅動放大器與(yu) 轉換器之間都需要一個(ge) 適當的AAF設計，用以降低寬帶噪聲和雜散。相比於(yu) 傳(chuan) 統線性模塊(如混頻器和放大器等)，ADC具有一些非常獨特的特性，其中之一是混疊。

　　混疊是指所有頻率成分“折疊”到基帶或第一奈奎斯特區。如果在所需信號帶寬(目標奈奎斯特區)外有不需要的雜散和噪聲，混疊就會(hui) 造成問題。為(wei) 此，一般會(hui) 在ADC輸入端之前使用一個(ge) 抗混疊濾波器。驅動放大器、抗混疊濾波器和ADC內(nei) 部的采樣網絡構成一個(ge) 緊密交織的係統，可以對其進行優(you) 化以有效滿足大多數應用的要求，您隻需要知道一些訣竅就能成功。

　　第一步是確定抗混疊濾波器的要求，包括阻帶抑製曲線和通帶紋波要求。這些要求一般由帶外成分決(jue) 定，必須防止帶外成分混疊到目標頻段內(nei) 。目標是確定可以實現並且仍能滿足要求的最小濾波器階數，使元件數量最少，整體(ti) 係統複雜度最低。為(wei) 便於(yu) 討論，假設使用無源LC濾波器。

　　一旦確定濾波器後，下一步便是設置模擬接口的阻抗。較低的阻抗對ADC有利，因為(wei) 它給采樣網絡帶來的驅動阻抗較低，但不利於(yu) 驅動放大器。這一點在設計中很關(guan) 鍵。多數驅動放大器設置為(wei) 驅動大約75 Ω的阻抗(單端)，這是AAF設計的一個(ge) 良好開端。

　　無論何種階數或類型，LC濾波器在ADC輸入端應有一個(ge) 並聯電容，此電容對濾波器與(yu) ADC的接口至關(guan) 重要。該並聯電容充當第一緩衝(chong) 器，緩衝(chong) 來自無緩衝(chong) 型 ADC的反衝(chong) 電荷。電容越大，則對電荷反衝(chong) 的抑製越好，ADC驅動性能也就越高。記住，可以在AAF中調整阻抗，以優(you) 化ADC性能和/或放大器性能。

#p#分頁標題#e#　　影響LC濾波器驅動無緩衝(chong) 開關(guan) 電容高速ADC的另一個(ge) 因素是濾波器的輸出阻抗Q。濾波器驅動ADC的采樣網絡，所以，該輸出阻抗是ADC驅動阻抗的一部分。如果濾波器驅動網絡的Q太高，則ADC內(nei) 部采樣網絡的電荷反衝(chong) 會(hui) 在模擬輸入端引起響鈴振蕩。這種振蕩如果沒有在一個(ge) 時鍾周期內(nei) 消失，就會(hui) 造成額外的失真。

　　多數ADC模擬接口設計實際上是集總元件網絡，而不是匹配係統。這種“中頻片”成為(wei) “匹配”與(yu) 集總元件分析——轉換器的“可用”帶寬、並聯電容要求、去Q、波長和走線長度限製——之間的過渡。了解這些變量後，我們(men) 將有多種不同的AAF權衡和設計方法可以考慮。

AAF設計示例

　　大多數模擬接口可以利用驅動放大器之後的LC抗混疊濾波器來設計。輸入頻率使得係統可以作為(wei) 集總元件電路進行分析，而不涉及到阻抗匹配問題。隻要信號路徑距離小於(yu) 模擬輸入波長的1/10，集總元件模型就是充分有效的。即使信號路徑距離較長，通常也不要求阻抗匹配。然而，較長的信號路徑距離會(hui) 帶來其他問題。

　　板走線路徑會(hui) 將寄生電感和電容引入LC濾波器。這可以通過濾波器設計來處理，即改變濾波器元件值，以補償(chang) 印刷電路板(PCB)的寄生效應。關(guan) 鍵問題是要讓抗混疊濾波器的最終並聯電容盡可能靠近ADC輸入端，從(cong) 使采樣網絡中的電感最小，以免因為(wei) 模擬接口的時鍾性質而引起響鈴振蕩。

　　為(wei) 了說明這一點，考慮一個(ge) 簡單的二階LC AAF設計，它包括一個(ge) 串聯電感、並聯電容和端接電阻，因而該濾波器部分的傳(chuan) 遞函數如下：

　　其通用二階形式為(wei) ：

　　如果讓這兩(liang) 個(ge) 傳(chuan) 遞函數的係數相等，可以得到：

　　並且：

　　對於(yu) 大多數應用，帶寬和濾波器類型是固定的設計參數(本例為(wei) 巴特沃茲(zi) 型)。單憑這兩(liang) 個(ge) 參數並不能確定濾波器設計，最終的決(jue) 定參數是阻抗水平，即濾波器的阻抗可以調整，以便有利於(yu) ADC驅動或放大器負載。

　　假設帶寬為(wei) 200 MHz，濾波器類型為(wei) 二階巴特沃茲(zi) 響應。放大器設計驅動150 Ω負載，因此R = 150 Ω、L = 155 nH、C = 4 pF。然而，如果4 pF並聯電容不足以緩衝(chong) 電荷反衝(chong) ，則可以加大放大器的負載為(wei) 代價(jia) ，降低AAF阻抗，反之亦然。

　　從(cong) 實際考慮，AAF設計還存在其他限製，如電路板物理布局布線等。例如，有時可能無法讓放大器與(yu) ADC靠得非常近，這樣一來，電路板布線就成為(wei) AAF設計的一部分。走線路徑會(hui) 增加額外的串聯電感和電容，從(cong) 而影響濾波器的響應。

　　這可以通過選擇適當的元件來處理，即降低電感值，讓電路板走線來補償(chang) 實際的AAF電感值。這樣，設計的最重要部分就是在不違背製造規則的前提下，讓並聯電容盡可能靠近ADC輸入端，因為(wei) 該電容要“緩衝(chong) ”電荷反衝(chong) 。

　　結束語

　　高速ADC無論采用緩衝(chong) 式架構，還是采用無緩衝(chong) 式架構，都有各自的理由。無緩衝(chong) 型高速ADC可能需要更複雜的模擬接口設計，但就功耗而言，它可以給整體(ti) 係統效率帶來很大的好處。無緩衝(chong) 型ADC設計要求將模擬接口設計與(yu) 采樣網絡作為(wei) 一個(ge) 整體(ti) 考慮，包括放大器、AAF和ADC的內(nei) 部采樣網絡。對於(yu) 大多數應用，隻要認真考慮上述變量，就可以圓滿完成任務。#p#分頁標題#e#