一、引言
　　隨著光電子技術的飛速發展，激光雕刻技術應用範圍越來越廣泛，雕刻精度要求越來越高。體(ti) 現激光材料加工的發展水平有三個(ge) 方麵的因素：第一是激光器技術，即應用於(yu) 激光材料加工的激光器件技術；第二是激光設備加工的機械、控製係統等，即激光加工設備；第三是激光加工工藝水平。因為(wei) 激光器技術已經是很成熟的技術，所以能否對激光設備進行有效的控製以及激光的加工工藝水平成為(wei) 激光雕刻技術應用的瓶頸。
目前，國內(nei) 專(zhuan) 門生產(chan) 激光雕刻設備的廠家很多，他們(men) 競爭(zheng) 已由激光器技術轉向對激光設備和加工工藝的有效控製，能否有效解決(jue) 如下問題：三維圖形多軸聯動、高速激光掃描和快速推進引起的振動、掃描幅麵大小和掃描精度、激光的同步掃描和往複掃描錯位、複雜算法和規則圖形插補問題等，已經成為(wei) 競爭(zheng) 的關(guan) 鍵。
二、基於(yu) DSP和FPGA的設計
　　針對上述各種問題，結合多年運動控製的經驗，我們(men) 設計了基於(yu) 資源豐(feng) 富的FPGA和功能強大的DSP的運動控製卡——MPC03，在激光雕刻調試中，成功的解決(jue) 了上述各種問題。
1、MPC03卡簡介
⑴ DSP從(cong) 主機接收運動指令或運動指令塊，並把從(cong) 主機讀取的大量圖形數據實時的寫(xie) 入FPGA的RAM區，並向主機發送運行狀態：位置、I/O狀態等；
⑵ FPGA芯片根據接收的指令，完成多軸電機的運動控製（二維圖形為(wei) 兩(liang) 軸，三維圖形為(wei) 三軸）：位置、速度、插補、PID調節等；
⑶ 在運動過程中，FPGA同步讀取RAM區的圖形數據，根據不同的‘0’或‘1’狀態，實時地 決(jue) 定是否開關(guan) 光，而且並行處理與(yu) 運動有關(guan) 的外部I/O信號和通用I/O信號。
⑷ MPC03卡性能指標如下：
最高脈衝(chong) 輸出頻率FH：15MHz
脈衝(chong) 輸出頻率範圍F：0.002～15,000,000 Hz
最小分辨率Mmin ：0.002
脈衝(chong) 頻率設置步長R ：1～8191
定位脈衝(chong) 數範圍R0 ：0～4,294,967,295
自動降速點設置範圍R6 ：0～4,294,967,295
增減計數器設置範圍R10：0～4,294,967,295
2．MPC03卡設計和功能實現
⑴ 硬件電路設計
在MPC03卡中主要有DSP、FPGA兩(liang) 個(ge) 功能芯片，在DSP周圍擴展了多個(ge) FLASH和SRAM來存儲(chu) 程序和數據，每兩(liang) 個(ge) FLASH和SRAM可以共用一個(ge) 片選信號CS，組成高低雙字32位數據總線進行讀寫(xie) ，可以提高DSP與(yu) MEMORY的通信速度，同時為(wei) FPGA配置了一個(ge) EPROM來存儲(chu) 下載的程序。連接DSP局部總線和PCI接口的芯片是PCI總線控製器（PCI橋），它包含了一個(ge) 128KBit的雙口共享存儲(chu) 器，來實現DSP局部總線和PCI係統總線的數據交換，另外為(wei) 其配置了一個(ge) EEPROM來存儲(chu) 數據，同時本卡順應了即插即用接口設計趨勢，擴展了USB接口。本文提到的DSP和FPGA都是低能耗、低電壓操作，I/O信號電壓是3.3V，而內(nei) 核電壓是1.8V，所以配置了能同時輸出3.3V和1.8V兩(liang) 種電壓的電壓調整器。請參照MPC03卡邏輯結構圖。
FPGA資源充足，性價(jia) 比高，能現場重複多次編程，可以針對不同的小批量客戶的具體(ti) 要求，靈活地修改設計。DSP具有高速浮點運算的能力，對S-曲線運動過程中的數據和一些插補算法，進行運算處理，擺脫對PC機的依賴，並把處理的數據實時地與(yu) FPGA通信。PCI接口使用比較普遍，總線資源豐(feng) 富，通訊速度塊、尋址空間範圍大。USB接口可實現脫機工作，不必為(wei) 每塊卡配置一台PC機，工業(ye) 現場使用方便，成本低，符合時代發展趨勢。
⑵ 解決(jue) 問題的方案
由於(yu) 本方案確定得當，在每一片FPGA芯片上可以實現四軸功能完全相同但彼此相互獨立的操作，能夠實現多軸聯動，對於(yu) 平麵圖形和三維圖形處理，可以采用兩(liang) 軸和三軸聯動即可。
　　在高速往返運動和快速行推進過程中，如果不加技術處理，如梯形圖所示，在加速度很大的高速運動過程中，就會(hui) 出現振動、衝(chong) 擊，圖形就會(hui) 出現不規則的錯位，嚴(yan) 重時就會(hui) 出現類似波紋狀的變形。如果將加速度減小，則增速時間（t2－t1）就很大，由於(yu) 加工區在高速段（FH勻速段），這樣就造成有效加工幅麵減小。為(wei) 了解決(jue) 這個(ge) 問題，在變速運動中采用S曲線，可以使運動在很短的時間裏，由低速向高速或由高速向低速平緩地過渡。經過現場反複的實驗，在同一設備上，可以大大的提高工作效率和圖形的加工質量。
 
 
　　為(wei) 了存儲(chu) 大量的掃描數據和達到同步掃描的目的，我們(men) 巧妙地利用了FPGA內(nei) 置的2MBit塊RAM資源來存儲(chu) 每行的圖象數據。在本設計中，我們(men) 開辟了9根地址線尋址的32Bit數據總線接口的RAM區，即16KBit。如果每個(ge) 掃描象素為(wei) 0.1mm，按最高的掃描精度，則理論上掃描幅麵可以達到1.6m。掃描從(cong) 低位地址向高位地址，從(cong) 每行的低位向高位依次進行。每個(ge) 掃描脈衝(chong) ，步進電機驅動激光頭前進一步，同時從(cong) RAM區中讀取一個(ge) 圖形數據，並根據讀取數據的‘1’或‘0’的狀態決(jue) 定是否開關(guan) 光。因為(wei) DSP每次向FPGA的RAM區寫(xie) 入一行圖形數據512×32Bit，所以在對這些16KBit數據處理期間，DSP不需再向FPGA寫(xie) 數據。不僅(jin) 大大提高了激光設備的工作效率，而且也保證了掃描的同步性，對於(yu) 往複掃描出現的整體(ti) 錯位，在軟件上進行反向補償(chang) 也提供了可行性。
3、係統的抗幹擾措施
　　幹擾是工業(ye) 現場和實際應用中不可避免的現象，係統的抗幹擾性能是係統可靠性的重要標誌。印刷電路板是器件、信號線、電源線的高度集合體(ti) ，它設計的好壞對抗幹擾能力影響很大。在本設計中主要采用了以下抗幹擾措施：
⑴ 數、模電路分開：在內(nei) 部電路和外部機械輸入信號中間采用普通光耦或高速光耦進行隔離，將它們(men) 的電源和地線分開。
⑵ 配置數字濾波器：對於(yu) FPGA芯片的幾個(ge) 信號，複位、報警、回零等，能引起係統複位或停止，為(wei) 了增加係統可靠性，要加數字濾波器，在此可以用軟件實現，用VHDL語言使這幾個(ge) 信號經過幾級D觸發器（級數視情況而定），再對各級信號進行邏輯與(yu) 或邏輯或。

三、結束語
隨著光電子技術和大規模集成電路的不斷發展，激光雕刻必將獲得更為(wei) 廣泛的應用，進而推動DSP和FPGA在相關(guan) 領域的應用和發展。在可以預見的將來，DSP技術和FPGA必將在航天、通信、激光雕刻等諸多領域中獲得更為(wei) 廣泛的應用，進而推動著這些技術的進一步發展。