1 引言

自從(cong) 20世紀80年代初期第一片數字信號處理器芯片(DSP)問世以來，DSP就以數字器件特有的穩定性、可重複性、可大規模集成、特別是可編程性和易於(yu) 實現自適應處理等特點，給數字信號處理的發展帶來了巨大機遇，應用領域廣闊。但由於(yu) DSP是一個(ge) 相當複雜、種類繁多並有許多分係統的數、模混合係統，所以來自外部的電磁輻射以及內(nei) 部元器件之間、分係統之間和各傳(chuan) 輸通道間的竄擾對DSP及其數據信息所產(chan) 生的幹擾，己嚴(yan) 重地威脅著其工作的穩定性、可靠性和安全性[1]。據統計，幹擾引起的DSP事故占其總事故的90%左右。同時DSP又不可避免地向外輻射電磁波，對環境中的人體(ti) 、設備產(chan) 生幹擾、妨礙或損傷(shang) 。並且隨著DSP運算速度的提高，能夠實時處理的信號帶寬也大大增加，它的研究重點也轉到了高速、實時應用方麵。但正是這樣，它的電磁兼容性問題也就越來越突出了，本文在DSP的電磁兼容性問題方麵進行了一些探討。

2 DSP硬件方麵的電磁兼容性

電磁兼容性(EMC)包含係統的發射和敏感度兩(liang) 方麵的問題。假若幹擾不能完全消除，也要使幹擾減少到最小。如果一個(ge) DSP係統符合下麵三個(ge) 條件，則該係統是電磁兼容的。(1) 對其它係統不產(chan) 生幹擾;(2) 對其它係統的發射不敏感;(3) 對係統本身不產(chan) 生幹擾。

2.1 DSP中的幹擾主要來源

電磁幹擾是通過導體(ti) 或通過輻射產(chan) 生的，很多電磁發射源，如光照、繼電器、DC 電機和日光燈都可引起幹擾。AC電源線、互連電纜、金屬電纜和子係統的內(nei) 部電路也都可能產(chan) 生輻射或接收到不希望的信號。在高速數字電路中，時鍾電路通常是寬帶噪聲的最大產(chan) 生源。在快速DSP係統中，這些電路可產(chan) 生高達300MHz 的諧波失真信號，在係統中應該把它們(men) 除掉。在數字電路中，最容易受影響的是複位線、中斷線和控製線。

2.2 DSP中的傳(chuan) 導性幹擾

一種最明顯能引起電路噪聲的傳(chuan) 播路徑是經過導體(ti) 。一條穿過噪聲環境的導線可撿拾噪聲，並把噪聲送到另外電路而引起幹擾。設計人員必須避免導線撿拾噪聲，如噪聲通過電源線進入電路後，若電源本身或連接到電源的其它電路是幹擾源，則在電源線進入電路之前必須對其去耦。

2.3 DSP中的共阻抗耦合問題

當來自兩(liang) 個(ge) 不同電路的電流流經一個(ge) 公共阻抗時就會(hui) 產(chan) 生共阻抗耦合。阻抗上的壓降由兩(liang) 個(ge) 電路決(jue) 定。來自兩(liang) 個(ge) 電路的地電流流經共地阻抗，電路 1的地電位被地電流2調製，噪聲信號或DC補償(chang) 經共地阻抗從(cong) 電路2耦合到電路1。

2.4 DSP中的輻射耦合問題

經輻射產(chan) 生的耦合通稱串擾。串擾是由電流流經導體(ti) 時產(chan) 生的電磁場引起的，電磁場會(hui) 在鄰近的導體(ti) 中感應出瞬態電流。

2.5 DSP中的輻射現象

輻射有兩(liang) 種基本類型：差分(DM)和共模(CM)兩(liang) 種模式。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有的地連接抬高到係統地電位之上。就電場大小而言，CM輻射是比 DM輻射更為(wei) 嚴(yan) 重的問題。為(wei) 使CM輻射最小，必須用切合實際的設計使共模電流降到零。

2.6 影響EMC的因數

(1)電壓：電源電壓越高，意味著電壓振幅越大而發射就更多，而低電源電壓影響敏感度。

(2)頻率：高頻信號與(yu) 周期性信號會(hui) 產(chan) 生更多的輻射。在高頻數字係統中，當器件處於(yu) 開關(guan) 狀態時將產(chan) 生電流尖峰信號;在模擬係統中，當負載電流變化時也將產(chan) 生電流尖峰信號。

(3)接地：在電路設計中，沒有比采用可靠和完美的地線連接方式更重要的事情了，在所有EMC問題中，大部分問題是由不適當的接地引起的。有單點、多點和混合三種信號接地方法。在頻率低於(yu) 1MHz時可采用單點接地方法;在高頻應用中，最好采用多點接地;混合接地是低頻用單點接地和高頻用多點接地方法的結合。但高頻數字電路和低電平模擬電路的地回路絕對不能混合。

(4)PCB設計：適當的印刷電路板(PCB)布線對防止電磁幹擾至關(guan) 重要。

(5)電源去耦：當器件開關(guan) 時，在電源線上會(hui) 產(chan) 生瞬態電流，必須衰減和濾掉這些瞬態電流，來自高di /dt源的瞬態電流導致地和線跡“發射”電壓。高d i/dt產(chan) 生大範圍高頻電流，激勵部件和纜線輻射，流經導線的電流變化和電感會(hui) 導致壓降，減小電感或電流隨時間的變化可使該壓降最小。

2.7 DSP的硬件降噪技術

2.7.1 板結構、線路安排方麵的降噪技術

(1)采用地和電源平板;(2)平板麵積要大，以便為(wei) 電源去耦提供低阻抗;(3)使表麵導體(ti) 最少;(4)采用窄線條(4到8密耳)以增加高頻阻尼和降低電容耦合;(5)分開數字、模擬、接收器、發送器地/電源線;(6)根據頻率和類型分隔PCB上的電路;(7)不要切痕PCB，切痕附近的線跡可能導致不希望的環路;(8)采用疊層結構是對大多數信號整體(ti) 性問題和EMC問題的最好防範措施，它能夠做到對阻抗的有效控製，其內(nei) 部的走線可形成易懂和可預測的傳(chuan) 輸線結構。且要密封電源和地板層之間的線跡;(9)保持相鄰激勵線跡之間的間距大於(yu) 線跡的寬度以使串擾最小;(10)時鍾信號環路麵積應盡量小;(11)高速線路和時鍾信號線要短且要直接連接;(12)敏感的線跡不要與(yu) 傳(chuan) 輸高電流快速開關(guan) 轉換信號的線跡並行;(13)不要有浮空數字輸入，以防止不必要的開關(guan) 轉換和噪聲產(chan) 生;(14)避免在晶振和其它固有噪聲電路下麵有供電線跡;(15)相應的電源、地、信號和回路線跡要平行布景，以消除噪聲;(16)使時鍾線、總線和片使能端與(yu) 輸入/輸出線和連接器分隔開來;(17)使路線時鍾信號與(yu) I/O信號處於(yu) 正交位置;(18)為(wei) 使串擾最小，線跡用直角交叉和散置地線;(19)保護關(guan) 鍵線跡(用4密耳到8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結構，保護夾層的每一邊都有地)。

2.7.2 采用濾波技術降噪方法

(1)對電源線和所有進入PCB的信號進行濾波，在IC的每一個(ge) 點引腳處用高頻低電感陶瓷電容(14MHz用0.1 mF，超過15MHz用0.01mF)進行去耦;(2)旁路模擬電路的所有電源供電和基準電壓引腳;(3)旁路快速開關(guan) 器件;(4)在器件引線處對電源/ 地去耦;(5)用多級濾波來衰減多頻段電源噪聲;(6)把晶振安裝嵌入到板上並且接地;(7)在適當的地方加屏蔽;(8)安排鄰近地線緊靠信號線，以便更有效地阻止出現新的電場;(9)把去耦線驅動器和接收器適當地放置在緊靠實際的I/O接口處，這可降低PCB與(yu) 其它電路的耦合，並使輻射和敏感度降低;(10)對有幹擾的引線進行屏蔽和絞在一起，以消除PCB上的相互耦合;(11)在感性負載上加箝位二極管。#p#分頁標題#e#