3 DSP軟件設計時應采取的措施

軟件方麵的幹擾主要表現在以下幾個(ge) 方麵：(1)不正確的算法產(chan) 生錯誤的結果，最主要的原因是由於(yu) 計算機處理器中的程序指數運算是近似計算，產(chan) 生的結果有時有較大的誤差，容易產(chan) 生誤動作;(2)由於(yu) 計算機的精度不高，而加減法運算時要對階，大數“吃掉”了小數，產(chan) 生了誤差積累，導致下溢的出現，也是噪聲的來源之一;(3)由於(yu) 硬件方麵的幹擾引起的計算機出現的諸如：程序計數器PC值變化、數據采集誤差增大、控製狀態失靈、RAM數據受幹擾發生變化以及係統出現“死鎖”等現象。

3.1 采用攔截失控程序的方法

(1)在程序設計時應多采用單字節指令，並在關(guan) 鍵處插入一些空操作指令，或將有效單字節指令重複幾次，這樣可保護其後的指令不被拆散，使程序運行走上正軌;(2)加入軟件陷阱：當PC值失控使程序失控後，CPU進入非程序區，這時可用一條引導指令，強迫程序進入初始入口狀態，進入程序區，可每隔一段設置一個(ge) 陷阱;(3)軟件複位：當程序“走飛”時，運行監視係統，使係統自動複位而重新初始化。

3.2 設立標誌判斷

定義(yi) 某單元為(wei) 標誌，在模塊主程序中把該單元的值設為(wei) 某個(ge) 特征值，然後在主程序的最後判斷該單元的值是否不變，若不同了則說明有誤，程序就轉入錯誤處理子程序。

3.3 增加數據安全備份

重要的數據用兩(liang) 個(ge) 以上的存儲(chu) 區存放，還可以用大容量的外部RAM，將數據作備份。永久性數據製成表格固化在EPROM中，這樣既能防止數據和表格遭破壞，又能保證程序邏輯混亂(luan) 時不將數據當指令去運行。

4 利用EDA工具設計時應注意的幾個(ge) 關(guan) 鍵因素

高速數字電路的設計一方麵需要設計人員的經驗，另一方麵需要優(you) 秀的EDA工具的支持，EDA軟件己走向了多功能、智能化。隨著球柵陣列封裝的高密度單芯片、高密度連接器、微孔內(nei) 建技術以及3D板在印刷電路板設計中的應用，布局和布線已越來越一體(ti) 化了，並成為(wei) 了設計過程的重要組成部分。自動布局和自由角度布線等軟件技術已漸漸成為(wei) 解決(jue) 這類高度一體(ti) 化問題的重要方法，利用此類軟件能在規定時間範圍內(nei) 設計出可製造的電路板。在目前，由於(yu) 產(chan) 品上市時間越來越短，手動布線極為(wei) 耗時，己不能適應要求。因此，現在要求布局布線工具具有自動布線功能，以快速響應市場對產(chan) 品設計提出的更高要求。

4.1 自動布線技術

由於(yu) 要考慮電磁兼容(EMC)及電磁幹擾、串擾、信號延遲和差分對布線等高密度設計因素，布局布線的約束條件每年都在增加。在幾年前，一般的電路板僅(jin) 需6 個(ge) 差分對來進行布線，而現在則需600對。在一定時間內(nei) 僅(jin) 依賴手動布線來實現這600對布線是不可能的，因此自動布線工具是必不可少的。盡管與(yu) 幾年前相比，當今設計中的節點(net)數目沒有大的改變，隻是矽片複雜性有所增加，但是設計中重要節點的比例大大增加了。當然，對於(yu) 某些特別重要的節點，要求布局布線工具能夠加以區分，但無需對每個(ge) 管腳或節點都加以限製。

4.2 采用自由角度布線技術應注意的方法

隨著單片器件上集成功能的增加，其輸出管腳數目也大大增加了，但其封裝尺寸並沒隨之擴大，再加上管腳間距和阻抗因素的限製，這類器件必須采用更細的線寬。同時，由於(yu) 產(chan) 品尺寸的總體(ti) 減小，意味著用於(yu) 布局布線的空間也大大減小了。在某些DSP產(chan) 品中，底板的大小與(yu) 其上的器件大小相差無幾，元器件占據的板麵積高達80%。某些高密度元器件管腳交錯，即使采用具45°布線功能的工具也無法進行自動布線。而自由角度布線工具具有大的靈活性，能最大限度地提高布線密度;它的拉緊(pull-TIght)功能使每個(ge) 節點在布線後自動縮短，以適應空間要求;它能大大降低信號延遲，同時降低平行路徑數，有助於(yu) 避免串擾的產(chan) 生。利用自由角度布線技術能使設計具有可製造性，並且設計的電路性能良好。

4.3 對高密度器件應采用的技術

最新的高密度係統級芯片采用BGA或COB封裝，管腳間距日益減小，球間距已低至1mm，並且還會(hui) 繼續降低。這樣就導致封裝件信號線不可能采用傳(chuan) 統布線工具來引出。目前有兩(liang) 種方法可解決(jue) 這個(ge) 問題：(1)通過球下麵的孔，將信號線從(cong) 下層引出;(2)采用極細布線和自由角度布線，在球柵陣列中找出一條引線通道。對高密度器件而言，采用寬度和空間極小的布線方式是唯一可行的方法，因為(wei) 隻有這樣，才能保證較高的成品率。現代的布線技術也要求能自動地應用這些約束條件。自由布線方法可減少布線層數，降低產(chan) 品成本。同時也意味著在成本不變的情況下，可以增加一些接地層和電源層來提高信號的完整性和EMC性能。

4.4 采用其它新的電路板設計、製作技術

微孔等離子蝕刻技術在DSP中的多層板工藝製作中的應用，大大提高了布局、布線工具的性能。應用等離子蝕刻法在路徑寬度內(nei) 添加一個(ge) 新孔，不會(hui) 導致底板本身及製造成本的增加，因為(wei) ，采用等離子蝕刻法製作一千個(ge) 孔的成本與(yu) 製作一個(ge) 孔的成本一樣低廉。這就要求布線工具具有更大的靈活性，它必須能夠應用不同的約束條件，適應不同的微孔和構建技術的要求。元器件密度的不斷增加也對布局設計產(chan) 生了影響，布局布線工具總是假設板上有足夠的空間讓元器件釋放機來釋放表麵，以便安裝新的元器件，且不會(hui) 對板上已有元器件產(chan) 生影響。但是元器件順序放置會(hui) 產(chan) 生這樣一個(ge) 問題，即每當放置一個(ge) 新的元器件後，板上每個(ge) 元器件的最佳位置都會(hui) 發生改變。這就是布局設計過程的自動化程度低而人工幹預程度高的原因。盡管目前的布局工具對依次布局的元器件數沒什麽(me) 限製，但是某些技術人員認為(wei) 布局工具用於(yu) 依次布局時實際上是受到限製的，這個(ge) 限製大約為(wei) 500個(ge) 元器件。還有一些技術人員認為(wei) 當在一個(ge) 板上放置的元器件多達 4000個(ge) 時，會(hui) 產(chan) 生很大的問題。同順序算法技術相比，並行布局技術能實現更好的自動布局效果。

4.5 三維布局工具

3D工具主要用於(yu) 目前應用日益廣泛的異形和定形板的布局、布線工作。如 Zuken的Freedom最新工具，它先采用三維底板模型來進行元件的空間布局，再進行二維布線。布線過程還能告知該板是否具備可製造性。布線工具還必須能處理在兩(liang) 個(ge) 不同層上采用陰影差分對的設計方法，因為(wei) 這種設計方法己變得日益重要了。隨著信號頻率的繼續提高，目前己出現了將布局、布線工具同用於(yu) 虛擬原型的高級仿真工具集成起來的工具，如Zuken的 Hot Stage工具。所以即使在虛擬原型階段也能對布線問題進行考慮。我們(men) 相信，自由角度布線、自動布局和3D布局等新型軟件技術也會(hui) 同自動布線技術一樣成為(wei) 底板設計人員的常用設計工具，設計人員可用這些新工具來解決(jue) 微孔和單片高密度集成係統中的電磁兼容等新型技術問題。#p#分頁標題#e#

5 結束語

電磁兼容技術涉及的頻率範圍寬達0～400GHz，研究對象除傳(chuan) 統設施外，涉及從(cong) 芯片級，到各型艦船、航天飛機、洲際導彈，甚至整個(ge) 地球的電磁環境。電磁兼容技術也是DSP係統設計所要考慮的重要問題，應采用適當的降噪技術使DSP係統符合EMC標準，它的電磁兼容性是作為(wei) 重點研究並且有鮮明特點的領域。許多國家不僅(jin) 各自加強這方麵的研究，還成立了國際性的機構，以便交流和統一規範。