引言 

　　隨著IC 器件集成度的提高、設備的逐步小型化和器件的速度愈來愈高，電子產(chan) 品中的EMI問題也更加嚴(yan) 重。從(cong) 係統設備EMC /EMI設計的觀點來看，在設備的PCB設計階段處理好EMC/EMI問題，是使係統設備達到電磁兼容標準最有效、成本最低的手段。本文介紹數字電路PCB設計中的EMI控製技術。

　　1 EMI的產(chan) 生及抑製原理

　　EMI的產(chan) 生是由於(yu) 電磁幹擾源通過耦合路徑將能量傳(chuan) 遞給敏感係統造成的。它包括經由導線或公共地線的傳(chuan) 導、通過空間輻射或通過近場耦合三種基本形式。EMI的危害表現為(wei) 降低傳(chuan) 輸信號質量，對電路或設備造成幹擾甚至破壞，使設備不能滿足電磁兼容標準所規定的技術指標要求。

　　為(wei) 抑製EMI，數字電路的EMI設計應按下列原則進行：

　　●根據相關(guan) EMC/EMI技術規範，將指標分解到單板電路，分級控製。

　　●從(cong) EMI的三要素即幹擾源、能量耦合途徑和敏感係統這三個(ge) 方麵來控製，使電路有平坦的頻響，保證電路正常、穩定工作。

　　●從(cong) 設備前端設計入手，關(guan) 注EMC/EMI設計，降低設計成本。

　　2 數字電路PCB的 EMI控製技術 

#p#分頁標題#e#　　在處理各種形式的EMI時，必須具體(ti) 問題具體(ti) 分析。在數字電路的PCB設計中，可以從(cong) 下列幾個(ge) 方麵進行EMI控製。

　　2.1 器件選型

　　在進行EMI設計時，首先要考慮選用器件的速率。任何電路，如果把上升時間為(wei) 5ns的器件換成上升時間為(wei) 2.5ns的器件，EMI會(hui) 提高約4倍。EMI的輻射強度與(yu) 頻率的平方成正比，最高EMI頻率（fknee）也稱為(wei) EMI發射帶寬，它是信號上升時間而不是信號頻率的函數：fknee =0.35/Tr （其中Tr為(wei) 器件的信號上升時間）

　　這種輻射型EMI的頻率範圍為(wei) 30MHz到幾個(ge) GHz，在這個(ge) 頻段上，波長很短，電路板上即使非常短的布線也可能成為(wei) 發射天線。當EMI較高時，電路容易喪(sang) 失正常的功能。因此，在器件選型上，在保證電路性能要求的前提下，應盡量使用低速芯片，采用合適的驅動/接收電路。另外，由於(yu) 器件的引線管腳都具有寄生電感和寄生電容，因此在高速設計中，器件封裝形式對信號的影響也是不可忽視的，因為(wei) 它也是產(chan) 生EMI輻射的重要因素。一般地，貼片器件的寄生參數小於(yu) 插裝器件，BGA 封裝的寄生參數小於(yu) QFP 封裝。

　　2.2 連接器的選擇與(yu) 信號端子定義(yi)

　　連接器是高速信號傳(chuan) 輸的關(guan) 鍵環節，也是易產(chan) 生EMI的薄弱環節。在連接器的端子設計上可多安排地針，減小信號與(yu) 地的間距，減小連接器中產(chan) 生輻射的有效信號環路麵積，提供低阻抗 回流通路。必要時，要考慮將一些關(guan) 鍵信號用地針隔離。

　　2.3 疊層設計

　　在成本許可的前提下，增加地線層數量，將信號層緊鄰地平麵層可以減少EMI輻射。對於(yu) 高速PCB，電源層和地線層緊鄰耦合，可降低電源阻抗，從(cong) 而降低EMI。

　　2.4 布局

　　根據信號電流流向，進行合理的布局，可減小信號間的幹擾。合理布局是控製EMI的關(guan) 鍵。布局的基本原則是：

　　●模擬信號易受數字信號的幹擾，模擬電路應與(yu) 數字電路隔開；

　　●時鍾線是主要的幹擾和輻射源，要遠離敏感電路，並使時鍾走線最短；

　　●大電流、大功耗電路盡量避免布置在板中心區域，同時應考慮散熱和輻射的影響；

　　●連接器盡量安排在板的一邊，並遠離高頻電路；

　　●輸入/輸出電路靠近相應連接器，去耦電容靠近相應電源管腳；

　　●充分考慮布局對電源分割的可行性，多電源器件要跨在電源分割區域邊界布放，以有效降低平麵分割對EMI的影響；

　　●回流平麵（路徑）不分割。

　　2.5 布線

　　●阻抗控製：高速信號線會(hui) 呈現傳(chuan) 輸線的特性，需要進行阻抗控製，以避免信號的反射、過衝(chong) 和振鈴，降低EMI輻射。

　　●將信號進行分類，按照不同信號（模擬信號、時鍾信號、I/O信號、總線、電源等）的EMI輻射強度及敏感程度，使幹擾源與(yu) 敏感係統盡可能分離，減小耦合。

　　●嚴(yan) 格控製時鍾信號（特別是高速時鍾信號）的走線長度、過孔數、跨分割區、端接、布線層、回流路徑等。

　　●信號環路，即信號流出至信號流入形成的回路，是PCB設計中EMI控製的關(guan) 鍵，在布線時必須加以控製。要了解每一關(guan) 鍵信號的流向，對於(yu) 關(guan) 鍵信號要靠近回流路徑布線，確保其環路麵積最小。

#p#分頁標題#e# 

       對低頻信號，要使電流流經電阻最小的路徑；對高頻信號，要使高頻電流流經電感最小的路徑，而非電阻最小的路徑（見圖1）。對於(yu) 差模輻射，EMI輻射強度（E）正比於(yu) 電流、電流環路的麵積以及頻率的平方。（其中I是電流、A是環路麵積、f是頻率、r是到環路中心的距離，k為(wei) 常數。）

　　因此當最小電感回流路徑恰好在信號導線下麵時，可以減小電流環路麵積，從(cong) 而減少EMI輻射能量。

　　●關(guan) 鍵信號不得跨越分割區域。

　　●高速差分信號走線盡可能采用緊耦合方式。

　　●確保帶狀線、微帶線及其參考平麵符合要求。

　　●去耦電容的引出線應短而寬。

　　●所有信號走線應盡量遠離板邊緣。

　　●對於(yu) 多點連接網絡，選擇合適的拓撲結構，以減小信 號反射，降低EMI輻射。