2.6 電源平麵的分割處理

　　●電源層的分割

　　在一個(ge) 主電源平麵上有一個(ge) 或多個(ge) 子電源時，要保證各電源區域的連貫性及足夠的銅箔寬度。分割線不必太寬，一般為(wei) 20～50mil線寬即可，以減少縫隙輻射。

　　●地線層的分割

　　地平麵層應保持完整性，避免分割。若必須分割，要區分數字地、模擬地和噪聲地，並在出口處通過一個(ge) 公共接地點與(yu) 外部地相連。

　　為(wei) 了減小電源的邊緣輻射，電源/地平麵應遵循20H設計原則，即地平麵尺寸比電源平麵尺寸大20H（見圖2），這樣邊緣場輻射強度可下降70% 。

　　3 EMI的其它控製手段

　　3.1 電源係統設計

　　●設計低阻抗電源係統，確保在低於(yu) fknee頻率範圍內(nei) 的電源分配係統的阻抗低於(yu) 目標阻抗。

　　●使用濾波器，控製傳(chuan) 導幹擾。#p#分頁標題#e#

　　●電源去耦。在EMI設計中，提供合理的去耦電容，能使芯片可靠工作，並降低電源中的高頻噪聲，減少EMI。由於(yu) 導線電感及其它寄生參數的影響，電源及其供電導線響應速度慢，從(cong) 而會(hui) 使高速電路中驅動器所需要的瞬時電流不足。合理地設計旁路或去耦電容以及電源層的分布電容，能在電源響應之前，利用電容的儲(chu) 能作用迅速為(wei) 器件提供電流。正確的電容去耦可以提供一個(ge) 低阻抗電源路徑，這是降低共模 EMI的關(guan) 鍵。

　　3.2 接地

　　接地設計是減少整板EMI的關(guan) 鍵。

　　●確定采用單點接地、多點接地或者混合接地方式。

　　●數字地、模擬地、噪聲地要分開，並確定一個(ge) 合適的公共接地點。

　　●雙麵板設計若無地線層，則合理設計地線網格很重要，應保證地線寬度》電源線寬度》信號線寬度。也可采用大麵積鋪地的方式，但要注意在同一層上的大麵積地的連貫性要好。

　　●對於(yu) 多層板設計，應確保有地平麵層，減小共地阻抗。

　　3.3 串接阻尼電阻

　　在電路時序要求允許的前提下，抑製幹擾源的基本技術是在關(guan) 鍵信號輸出端串入小阻值的電阻，通常采用22～33Ω的電阻。這些輸出端串聯小電阻能減慢上升/下降時間並能使過衝(chong) 及下衝(chong) 信號變得較平滑，從(cong) 而減小輸出波形的高頻諧波幅度，達到有效地抑製EMI的目的。

　　3.4 屏蔽

　　●關(guan) 鍵器件可以使用EMI屏蔽材料或屏蔽網。

　　●對關(guan) 鍵信號的屏蔽，可以設計成帶狀線或在關(guan) 鍵信號的兩(liang) 側(ce) 以地線相隔離。#p#分頁標題#e#

　　3.5 擴頻

　　擴展頻譜（擴頻）的方法是一種新的降低EMI的有效方法。擴展頻譜是將信號進行調製，把信號能量擴展到一個(ge) 比較寬的頻率範圍上。實際上，該方法是對時鍾信號的一種受控的調製，這種方法不會(hui) 明顯增加時鍾信號的抖動。實際應用證明擴展頻譜技術是有效的，可以將輻射降低7到20dB。

       3.6 EMI分析與(yu) 測試

　　●仿真分析

　　完成PCB布線後，可以利用EM I仿真軟件及專(zhuan) 家係統進行仿真分析，模擬EMC/EMI環境，以評估產(chan) 品是否滿足相關(guan) 電磁兼容標準要求。

　　●掃描測試

　　利用電磁輻射掃描儀(yi) ，對裝聯並上電後的機盤掃描，得到PCB中電磁場分布圖（如圖3，圖中紅色、綠色、青白色區域表示電磁輻射能量由低到高），根據測試結果改進PCB設計。

　　4 小結

　　隨著新的高速芯片的不斷開發與(yu) 應用，信號頻率也越來越高，而承載它們(men) 的PCB板可能會(hui) 越來越小。PCB設計將麵臨(lin) 更加嚴(yan) 峻的EMI挑戰，唯有不斷探索、不斷創新，才能使PCB板的EMC /EMI設計取得成功。