Altera公司日前展示了基於(yu) Intel 14 nm三柵極工藝的FPGA技術。基於(yu) 14 nm的FPGA測試芯片采用了關(guan) 鍵知識產(chan) 權(IP)組件——收發器、混合信號IP以及數字邏輯，這些組件用在Stratix 10 FPGA和SoC中。Altera與(yu) Intel合作開發了業(ye) 界第一款基於(yu) FPGA的器件，采用了Intel世界級工藝技術以及Altera業(ye) 界領先的可編程邏輯技術。

Altera公司研發資深副總裁Brad Howe評論說：“今天的新聞為(wei) Altera以及我們(men) 的客戶樹立了重要裏程碑。通過在14 nm三柵極矽片上測試FPGA的關(guan) 鍵組成，我們(men) 在設計早期便能夠驗證器件性能，極大的加速了我們(men) 14 nm產(chan) 品的推出。”

Altera有非常全麵的測試芯片計劃，降低了所有下一代產(chan) 品首次發布的風險，這包括在產(chan) 品最終投片之前，使用創新的過程改進和電路設計方法驗證Altera IP的工作情況。使用多個(ge) 14-nm器件，Altera在高速收發器電路、數字邏輯和硬核IP模塊上不斷獲得好結果，這些模塊都將用在Stratix 10 FPGA和SoC中。

相對於(yu) FinFET技術，Intel的第二代14 nm三柵極工藝切實減小了管芯。結果，Altera下一代FPGA和SoC的性能、功耗、密度和成本優(you) 勢是前所未有的。

Intel定製代工線副總裁兼總經理Sunit Rikhi評論說：“Altera和Intel自從(cong) 2013年宣布建立代工線合作關(guan) 係以來，共同實現了很多重要的裏程碑，今天的發布也是我們(men) 與(yu) Altera合作的另一標誌性事件。使用我們(men) 的14 nm三柵極工藝成功展示Altera FPGA技術的功能，實際證明了Altera團隊與(yu) 我們(men) 代工線團隊出色的工作。”

Stratix 10 FPGA和SoC采用了Intel的14 nm三柵極工藝以及增強高性能內(nei) 核架構，助力實現通信、軍(jun) 事、廣播以及計算和存儲(chu) 市場等領域最先進、最高性能的應用，而且大幅度降低了係統功耗，這些應用包括通信、軍(jun) 事、廣播以及計算和存儲(chu) 市場等領域。Stratix 10 FPGA和SoC的內(nei) 核性能是目前高端FPGA的兩(liang) 倍，其業(ye) 界第一款千兆赫級FPGA的內(nei) 核性能高達1 GHz。對於(yu) 功耗預算非常嚴(yan) 格的高性能係統，Stratix 10器件幫助客戶將功耗降低了70%。Stratix 10 FPGA和SoC實現了業(ye) 界最高水平的集成度，包括：

●密度最高的單片器件，有四百多萬(wan) 個(ge) 邏輯單元(LE)。

●單精度、硬核浮點DSP性能優(you) 於(yu) 10 TeraFLOP

●串行收發器帶寬比前一代FPGA高4倍，包括了28-Gbps背板收發器，以及56 Gbps收發器通路。

●第三代高性能、四核64位ARM Cortex-A53處理器係統

●多管芯解決(jue) 方案，在一個(ge) 封裝中集成了DRAM、SRAM、ASIC、處理器以及模擬組件。